1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
169
170
171
172
173
174
175
176
177
178
179
180
181
182
183
184
185
186
187
188
189
190
191
192
193
194
195
196
197
198
199
200
201
|
ORGANIZATION_BLOCK OB 1
BEGIN
// Test: NOPs
BLD 123
NOP 1
NOP 0
// Test: "A" load/store
L DW#16#12345678
T AB 0
T AW 2
T AD 4
L AB 0
__ASSERT== __ACCU 1, DW#16#00000078
L AW 2
__ASSERT== __ACCU 1, DW#16#00005678
L AD 4
__ASSERT== __ACCU 1, DW#16#12345678
// Test: "E" load/store
L DW#16#12345678
T EB 0
T EW 2
T ED 4
L EB 0
__ASSERT== __ACCU 1, DW#16#00000078
L EW 2
__ASSERT== __ACCU 1, DW#16#00005678
L ED 4
__ASSERT== __ACCU 1, DW#16#12345678
// Test: Direct peripheral read
// Note: This test only succeeds on dummy hardware.
L DW#16#87654321
T ED 10
L PEB 10
__ASSERT== __ACCU 1, DW#16#00000087
L PEW 10
__ASSERT== __ACCU 1, DW#16#00008765
L PED 10
__ASSERT== __ACCU 1, DW#16#87654321
// Test; Direct peripheral write
// Note: This test only succeeds on dummy hardware.
L 0
T AD 10
L DW#16#87654321
T PAB 10
L AD 10
__ASSERT== __ACCU 1, DW#16#21000000
L 0
T AD 10
L DW#16#87654321
T PAW 10
L AD 10
__ASSERT== __ACCU 1, DW#16#43210000
L 0
T AD 10
L DW#16#87654321
T PAD 10
L AD 10
__ASSERT== __ACCU 1, DW#16#87654321
// Test: TAK
L DW#16#01234567
L DW#16#89ABCDEF
__ASSERT== __ACCU 1, DW#16#89ABCDEF
__ASSERT== __ACCU 2, DW#16#01234567
TAK
__ASSERT== __ACCU 1, DW#16#01234567
__ASSERT== __ACCU 2, DW#16#89ABCDEF
// Test: PUSH
L DW#16#01234567
L DW#16#89ABCDEF
__ASSERT== __ACCU 1, DW#16#89ABCDEF
__ASSERT== __ACCU 2, DW#16#01234567
PUSH
__ASSERT== __ACCU 1, DW#16#89ABCDEF
__ASSERT== __ACCU 2, DW#16#89ABCDEF
// Test: POP
L DW#16#01234567
L DW#16#89ABCDEF
__ASSERT== __ACCU 1, DW#16#89ABCDEF
__ASSERT== __ACCU 2, DW#16#01234567
POP
__ASSERT== __ACCU 1, DW#16#01234567
__ASSERT== __ACCU 2, DW#16#01234567
// Test: STW write
__STWRST
L W#16#FFFF
T STW
__ASSERT== __STW 0, 1
__ASSERT== __STW 1, 1
__ASSERT== __STW 2, 1
__ASSERT== __STW 3, 1
__ASSERT== __STW 4, 1
__ASSERT== __STW 5, 1
__ASSERT== __STW 6, 1
__ASSERT== __STW 7, 1
__ASSERT== __STW 8, 1
L 0
T STW
__ASSERT== __STW 0, 0
__ASSERT== __STW 1, 0
__ASSERT== __STW 2, 0
__ASSERT== __STW 3, 0
__ASSERT== __STW 4, 0
__ASSERT== __STW 5, 0
__ASSERT== __STW 6, 0
__ASSERT== __STW 7, 0
__ASSERT== __STW 8, 0
L W#16#AAAA
T STW
__ASSERT== __STW 0, 0
__ASSERT== __STW 1, 1
__ASSERT== __STW 2, 0
__ASSERT== __STW 3, 1
__ASSERT== __STW 4, 0
__ASSERT== __STW 5, 1
__ASSERT== __STW 6, 0
__ASSERT== __STW 7, 1
__ASSERT== __STW 8, 0
L W#16#5555
T STW
__ASSERT== __STW 0, 1
__ASSERT== __STW 1, 0
__ASSERT== __STW 2, 1
__ASSERT== __STW 3, 0
__ASSERT== __STW 4, 1
__ASSERT== __STW 5, 0
__ASSERT== __STW 6, 1
__ASSERT== __STW 7, 0
__ASSERT== __STW 8, 1
// Test B#(...) immediate
L B#(66, 99)
__ASSERT== __ACCU 1, DW#16#00004263
L B#(66, 99, 88, 55)
__ASSERT== __ACCU 1, DW#16#42635837
CALL FB 1, DB 1 (
IN_CHAR := 'x',
OUT_CHAR := MB 0,
)
L MB 0
__ASSERT== __ACCU 1, DW#16#00000044
CALL SFC 46 // STOP CPU
END_ORGANIZATION_BLOCK
FUNCTION_BLOCK FB 1 : VOID
VAR_INPUT
IN_CHAR : CHAR;
END_VAR
VAR_OUTPUT
OUT_CHAR : CHAR;
END_VAR
BEGIN
// Check parameters
L #IN_CHAR
__ASSERT== __ACCU 1, DW#16#00000078
// Test CHAR immediate
L 'ABCD'
__ASSERT== __ACCU 1, DW#16#41424344
L 'ABC'
__ASSERT== __ACCU 1, DW#16#00414243
L 'AB'
__ASSERT== __ACCU 1, DW#16#00004142
L 'A'
__ASSERT== __ACCU 1, DW#16#00000041
L ''
__ASSERT== __ACCU 1, DW#16#00000000
// Output parameter
L 'ABCD'
T #OUT_CHAR
END_FUNCTION_BLOCK
DATA_BLOCK DB 1
FB 1
BEGIN
IN_CHAR := ' ';
OUT_CHAR := ' ';
END_DATA_BLOCK
|
