1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
|
CLR
= M 0.0
__STWRST
__ASSERT== M 0.0, 0
CLR
FP M 0.0
__ASSERT== __STW VKE, 0
__ASSERT== M 0.0, 0
CLR
FP M 0.0
__ASSERT== __STW VKE, 0
__ASSERT== M 0.0, 0
SET
FP M 0.0
__ASSERT== __STW VKE, 1
__ASSERT== M 0.0, 1
SET
FP M 0.0
__ASSERT== __STW VKE, 0
__ASSERT== M 0.0, 1
CLR
FP M 0.0
__ASSERT== __STW VKE, 0
__ASSERT== M 0.0, 0
SET
FP M 0.0
__ASSERT== __STW VKE, 1
__ASSERT== M 0.0, 1
SET
FP M 0.0
__ASSERT== __STW VKE, 0
__ASSERT== M 0.0, 1
CLR
= M 0.0
__STWRST
__ASSERT== M 0.0, 0
SET
FN M 0.0
__ASSERT== __STW VKE, 0
__ASSERT== M 0.0, 1
SET
FN M 0.0
__ASSERT== __STW VKE, 0
__ASSERT== M 0.0, 1
CLR
FN M 0.0
__ASSERT== __STW VKE, 1
__ASSERT== M 0.0, 0
CLR
FN M 0.0
__ASSERT== __STW VKE, 0
__ASSERT== M 0.0, 0
SET
FN M 0.0
__ASSERT== __STW VKE, 0
__ASSERT== M 0.0, 1
CLR
FN M 0.0
__ASSERT== __STW VKE, 1
__ASSERT== M 0.0, 0
CLR
FN M 0.0
__ASSERT== __STW VKE, 0
__ASSERT== M 0.0, 0
CALL SFC 46 // STOP CPU
|
