1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
|
__STWRST
L DW#16#0000F000
INVI
__ASSERT== __ACCU 1, DW#16#00000FFF
__STWRST
L DW#16#FFFFF000
INVI
__ASSERT== __ACCU 1, DW#16#FFFF0FFF
__STWRST
L DW#16#0000F000
INVD
__ASSERT== __ACCU 1, DW#16#FFFF0FFF
__STWRST
L DW#16#FFFFF000
INVD
__ASSERT== __ACCU 1, DW#16#00000FFF
__STWRST
L DW#16#0000F000
NEGI
__ASSERT== __ACCU 1, DW#16#00001000
__ASSERT== __STW A0, 0
__ASSERT== __STW A1, 1
__ASSERT== __STW OV, 0
__ASSERT== __STW OS, 0
__STWRST
L DW#16#FFFFF000
NEGI
__ASSERT== __ACCU 1, DW#16#FFFF1000
__ASSERT== __STW A0, 0
__ASSERT== __STW A1, 1
__ASSERT== __STW OV, 0
__ASSERT== __STW OS, 0
__STWRST
L -32768
NEGI
__ASSERT== __ACCU 1, DW#16#00008000
__ASSERT== __STW A0, 1
__ASSERT== __STW A1, 0
__ASSERT== __STW OV, 1
__ASSERT== __STW OS, 1
__STWRST
L 0
NEGI
__ASSERT== __ACCU 1, DW#16#00000000
__ASSERT== __STW A0, 0
__ASSERT== __STW A1, 0
__ASSERT== __STW OV, 0
__ASSERT== __STW OS, 0
__STWRST
L DW#16#0000F000
NEGD
__ASSERT== __ACCU 1, DW#16#FFFF1000
__ASSERT== __STW A0, 1
__ASSERT== __STW A1, 0
__ASSERT== __STW OV, 0
__ASSERT== __STW OS, 0
__STWRST
L DW#16#FFFFF000
NEGD
__ASSERT== __ACCU 1, DW#16#00001000
__ASSERT== __STW A0, 0
__ASSERT== __STW A1, 1
__ASSERT== __STW OV, 0
__ASSERT== __STW OS, 0
__STWRST
L L#-2147483648
NEGD
__ASSERT== __ACCU 1, DW#16#80000000
__ASSERT== __STW A0, 1
__ASSERT== __STW A1, 0
__ASSERT== __STW OV, 1
__ASSERT== __STW OS, 1
__STWRST
L L#0
NEGD
__ASSERT== __ACCU 1, DW#16#00000000
__ASSERT== __STW A0, 0
__ASSERT== __STW A1, 0
__ASSERT== __STW OV, 0
__ASSERT== __STW OS, 0
CALL SFC 46 // STOP CPU
|
